



(12) FASCICULE DE BREVET

- (11) N° de publication : **MA 34203 B1** (51) Cl. internationale : **H01L 23/495; H01L 21/50; H01L 21/60**
- (43) Date de publication : **02.05.2013**

-
- (21) N° Dépôt : **34303**
- (22) Date de Dépôt : **26.10.2011**
- (71) Demandeur(s) : **MAScIR (Moroccan Foundation for Advanced Science, Innovation & Research), 303 BUSINESS CENTER TECHNOLIS RABATSHORE 11000 RABAT-SALE RABAT-SALE (MA)**
- (72) Inventeur(s) : **Ouadi SAIDI ; Brahim LAKSSIR ; Jihad KIWAN ; Rachid BENNANI**
- (74) Mandataire : **MOHAMMED EL AMRANI**

(54) Titre : **CONCEPTION D'UN SUPPORT DE MONTAGE DE PUCES MICROELECTRONIQUES POUR UN BOITIER DFN 5X3.2 MM SEMI-GRAVE AVEC UNE BROCHE A LA MASSE.**

(57) Abrégé : L_iUSAGE DE L_iINVENTION: LA PRÉSENTE INVENTION CONCERNE EN GÉNÉRAL LES DISPOSITIFS SEMI-CONDUCTEURS DE TYPES LEADFRAME CONÇUS POUR LES BOITIERS DE FAMILLE (DFN) DUAL FLAT NON LEADED, LIÉ AU PROCESSUS D_iASSEMBLAGE DES PUCES APPELÉS CHIP ON PAD (COP). LES PROGRÈS QUI ONT ÉTÉ FAITS : DANS UN PROCESSUS DE FABRICATION STANDARD, L_iASSEMBLAGE DES PUCES SEMI-CONDUCTEURS DANS UN BOITIER DFN SE FAIT HABITUELLEMENT SELON DEUX PROCESSUS: COP OU CHIP ON LEAD (COL), - LE COP EST MONTÉ AVEC UNE PUCES CENTRÉE ET ÉLOIGNÉE DE 0.2MM DU PADDLE, QUI EST À SON TOUR ÉLOIGNÉE DE 0.2MM DU LEAD, SOIT 0.4MM EN TOUT. - AVEC COL, IL EST POSSIBLE DE MONTER LA DIE CENTRÉE DIRECTEMENT SUR LES LEADS PAR L_iINTERMÉDIAIRE D_iUNE COUCHE D_iÉPOXY ISOLANTE, À CONDITION QUE LES BOND-PADS (LES SUPERPOSITIONS DES WIREBONDS SUR LA DIE) NE SOIENT PAS FLOTTANTS. SELON L_iAPPLICATION ET L_iENVIRONNEMENT UTILISÉ, LES BOITIERS DFN CONÇUS POUR L_iASSEMBLAGE DES PUCES, EXIGENT UNE TAILLE DE PUCES LIMITÉE EN TERMES DE DIMENSIONS. DANS LE CAS DES DERNIERS DFN 5X3.2 MM2 EXISTANT, LA TAILLE DE PUCES EST DE L_iORDRE DE L_iOXO.9MM2 MAX.

34203

02 MAI 2013

ABREGE

▪ L'usage de l'invention :


La présente invention concerne en général les dispositifs semi-conducteurs de types lead-frame conçus pour les boîtiers de famille (DFN) Dual Flat Non leaded, lié au processus d'assemblage des puces appelés chip on pad (COP).

▪ Les progrès qui ont été faits :

Dans un processus de fabrication standard, l'assemblage des puces semi-conducteurs dans un boîtier DFN se fait habituellement selon deux processus : COP ou Chip on Lead (COL),

- Le COP est monté avec une puce centrée et éloignée de 0.2mm du paddle, qui est à son tour éloignée de 0.2mm du lead, soit 0.4mm en tout.
- Avec COL, il est possible de monter la die centrée directement sur les leads par l'intermédiaire d'une couche d'époxy isolante, à condition que les bond-pads (les superpositions des wirebonds sur la die) ne soient pas flottants.

Selon l'application et l'environnement utilisé, les boîtiers DFN conçu pour l'assemblage des puces, exigent une taille de puce limitée en termes de dimensions. Dans le cas des derniers DNF 5x3.2 mm² existant, la taille de puce est de l'ordre de 1x0.9mm² max.



DESCRIPTION

Conception d'un support de montage puce microélectronique pour un boîtier DFN 5x3.2mm semi-gravé avec une broche a la masse

1. *Domaine technique :*

Packaging - Microélectronique

2. *Etat antérieur :*

Les Packages DFN 5x3.2mm² existants et incluant la technologie half-etching (prolongation semi-gravé du lead ou paddle en de mi-hauteur), peuvent monter un die de taille maximale de 1x0.9mm²

3. *L'invention :*

L'intégration des puces de taille plus grande que le standard dans les boîtiers équivalents est difficile voire quasiment impossible.

Dans le cas d'un Package DFN 5x3.2mm avec un PCB footprint (placement des broches sur le PCB) figé (Voire Fig.1):

- Sous COP, on ne peut intégrer qu'une die de taille 0.54x0.41mm²,
- Sous COL, il est possible de monter une die en technologie half-etching de taille maximale 1x0.9mm², avec un inconvénient de quelques bond-pads flottants.

La solution proposée est un boîtier DFN 5x3.2mm² comprenant un paddle semi-gravé et connecté au lead relié à la masse, permettant ainsi le montage d'une puce décentrée de taille **plus grande**, soit 1.55x1.05mm².

Grâce à cette invention et pour les fabrications à grand volume (HVM), on peut prévoir :

- ✓ Une réduction des coûts de fabrication, vue le remplacement des boîtiers céramiques en boîtiers plastiques,
- ✓ La possibilité d'intégration plus de boîtiers sur les mêmes circuits imprimés (PCB), ainsi que la miniaturisation des nouveaux produits,
- ✓ Des Fiabilités et des performances électriques meilleures,
- ✓ Une simplicité de la méthode du flow de processus d'assemblage.

4. *Brève description des dessins: (Voir Fig.1, Fig.2 et Fig.3)*

- Fig.1, présente les deux configurations possibles d'intégration d'une die sous un boîtier DFN (à droite COP et à gauche COL),
- Fig.2, présente la solution simplifiée d'un boîtier DFN comprenant un paddle semi-gravé et connecté au lead relié à la masse, permettant ainsi le montage d'une puce décentrée,
 - Fig.3, présente la solution finale du boîtier DFN 5x3.2mm² comprenant un paddle semi-gravé et connecté au lead relié à la masse, permettant ainsi le montage d'une puce décentrée de taille 1.55x1.05mm².

5. *Mode de réalisation:*

Cette invention est basée sur la conception d'une grille (lead-frame) qui sert comme support dans l'assemblage des puces semi-conducteurs, attachée via une colle industrielle, et connectée via des fils conducteurs (wirebond) reliant la puce décentrée aux extrémités de la grille. Cette grille est reliée à une des quatre pins (paddle) configurés pour être soudée à un circuit imprimé (PCB), permettant ainsi d'avoir une plus grande surface de

contact par rapport à une configuration standard ou la puce est centrée dans le boîtier (Voir Fig.3).

La matrice composée de plusieurs unités de lead-frame (grille de connexion singulière), comprend une structure dam-bars couplant chacun des quatre pins de plomb qui seront exposées et découpées lors d'une étape de fabrication.

6. *Application industrielle :*

La présente invention est liée au processus d'assemblage des puces semi-conducteurs appelés COP, puce déposée sur un paddle ayant des dimensions précises respectant certaines règles de conceptions standards conformément aux normes internationales.

REVENDICATIONS

1. Un dispositif d'intégration de puce de grande taille sous le processus COP dans un Boitier DFN 5x3.2mm² comprenant une puce décentrée, une grille de connexion semi-gravée et couplée électriquement avec une broche a la masse, 4 broches qui permettent d'établir les connexions de la puce vers le PCB et un matériau d'enrobage qui couvre la puce et la grille de connexion.
2. Le dispositif de la revendication 1 dans lequel la grille de connexion comprend deux faces opposées et symétriques par rapport à cette grille.
3. Le dispositif de la revendication 1 dans lequel la grille est totalement semi-gravée, excepté les quatre pins, qui sont les parties plates des connexions exposées à la surface inférieure du package.
4. Le dispositif de la revendication 1 dans lequel la grille est reliée à une des quatre pins pour permettre d'avoir une plus grande surface de contact par rapport à une configuration standard ou la puce est centrée dans le boitier.
5. Le dispositif de la revendication 1 dans lequel la grille qui sert comme support de la die, recouvre l'ensemble des bond-pads et aucun d'entre eux n'est flottant.
6. Le dispositif de la revendication 1 dans lequel la grille est attachée via une colle industrielle a la die, qui est à son tour connectée via des fils conducteurs (wirebond) reliant la puce décentrée aux extrémités de la grille.
7. Le dispositif de la revendication 1 dans lequel la grille de connexion singulière, est à la base sous forme de matrice composée de plusieurs unités de lead-frame, et comprend une structure dam-bars couplant chacun des quatre pins de plomb qui seront exposées et découpées lors d'une étape de fabrication.




Fig.1




Fig.2




Fig.3