| (57) | Abrégé : L¿USAGE DE L¿INVENTION:
LA PRÉSENTE INVENTION CONCERNE EN GÉNÉRAL LES DISPOSITIFS SEMI-CONDUCTEURS DE TYPES LEADFRAME CONÇUS POUR LES BOITIERS DE FAMILLE (DFN) DUAL FLAT NON LEADED, LIÉ AU PROCESSUS D¿ASSEMBLAGE DES PUCES APPELÉS CHIP ON PAD (COP).
LES PROGRÈS QUI ONT ÉTÉ FAITS :
DANS UN PROCESSUS DE FABRICATION STANDARD, L¿ASSEMBLAGE DES PUCES SEMI-CONDUCTEURS DANS UN BOITIER DFN SE FAIT HABITUELLEMENT SELON DEUX PROCESSUS: COP OU CHIP ON LEAD
(COL),
- LE COP EST MONTÉ AVEC UNE PUCE CENTRÉE ET ÉLOIGNÉE DE O.2MM DU PADDLE, QUI EST À SON TOUR ÉLOIGNÉE DE O.2MM DU LEAD, SOIT O.4MM EN TOUT.
- AVEC COL, IL EST POSSIBLE DE MONTER LA DIE CENTRÉE DIRECTEMENT SUR LES LEADS PAR L¿INTERMÉDIAIRE D¿UNE COUCHE D¿ÉPOXY ISOLANTE, À CONDITION QUE LES BOND-PADS (LES SUPERPOSITIONS DES WIREBONDS SUR LA DIE) NE SOIENT PAS FLOTTANTS.
SELON L¿APPLICATION ET L¿ENVIRONNEMENT UTILISÉ, LES BOITIERS DFN CONÇU POUR L¿ASSEMBLAGE DES PUCES, EXIGENT UNE TAILLE DE PUCE LIMITÉE EN TERMES DE DIMENSIONS. DANS LE CAS DES DERNIERS DNF 5X3.2 MM2 EXISTANT, LA TAILLE DE PUCE EST DE L¿ORDRE DE LXO.9MM2 MAX. |
